반도체 물성과 소자 카테고리의 모든 내용들은 아래의 책을 기반으로 한다.
제목 : 반도체 물성과 소자(Semiconductor physics and devices), 3판(3rd edition)
저자 : Donald A. Neamen
이 책으로 강의하는 대학들이 많은 것으로 안다. 나 또한 대학에서 이책으로 공부했고.. 참 좋은 책이다.
1. 고체의 결정 구조
고체는 아래 그림과 같이 크게 세 가지 형태로 구분된다. 반도체에서 가장 많이 쓰이는 물질은 실리콘이기 때문에 실리콘을 가지고 설명을 하겠다.
그림 1. 고체의 결정 형태 (a)비정질(amorphous), (b)다결정(poly-crystalline), (c)단결정(single crystal)
그림 2. 다결정 실리콘(poly-Si, 위쪽)과 단결정 실리콘(아래쪽)의 TEM 이미지. 점처럼 박힌 하얀색 동그란 원이 실리콘 원자이다. 다결정 실리콘의 경우 노란색 선으로 둘러쌓인 부분이 하나의 결정을 이루고 있고, 이러한 결정들이 여러개 모여있는 것을 볼 수 있다. 노란 선은 그레인 바운더리(grain boundary)라고 하고 결정과 결정 사이의 경계선을 의미한다. (출처 : Finding pinholes in carrier selective polycrystalline Si / crystalline Si contacts: like a needle in a haystack)
그림 3. 단결정 실리콘(c-Si)과 비정질 실리콘(a-Si)의 TEM 이미지. 비정질 실리콘은 배열성, 규칙성이 없다. (출처 : Influence of post-hydrogenation upon electrical, optical and structural properties of hydrogen-less sputter-deposited amorphous silicon)
잠깐 딴 얘기로 새면 우리는 TEM(Transmission Electron Microscopy, 전자투과현미경) 이라는 측정 장비를 통해 이제는 Si 원자 하나까지 볼 수 있는 세상에서 살고 있다. 정말 놀랍고 아름다운 세계이다.
2. 단결정, 다결정, 비정질 실리콘의 특징과 형성 방법
2-1) 단결정 실리콘
단결정 실리콘은 실리콘 원자가 규칙적으로 배열되어 있고 각 원자들마다 공유 결합을 이루고 있기 때문에 매우 안정적인 구조이다. 또한 전자들이 실리콘 내에서 이동할 때 큰 장애물들이 없기 때문에 세 가지 형태 중 전자의 이동도가 가장 높다. (이동도 관련해서는 챕터 5에서 자세히 설명 드리겠다.)
현재 단결정 실리콘을 만드는데 쓰이는 방법은 딱 한가지 방법만 있다. 바로 쵸콜라스키 방법(Czochralski method)이다.
쵸콜라스티 방법은 석영 도가니 안에 다결정 실리콘 덩어리들을 넣고 녹인 후, 단결정 실리콘 막대기를 녹아있는 실리콘 표면에 살짝 담근다. 이 후에 막대기를 빙글빙글 돌리면서 천천히 뽑아 내면 막대기 끝에 묻어있던 실리콘들이 서서히 식으면서 고체화 되고 이것을 끝까지 뽑으면 원뿔모양의 큰 실리콘 덩어리가 나온다. 이것이 바로 잉곳(ingot)이고 이 잉곳을 잘라 원판 형태로 만든것이 웨이퍼(wafer)이다.
그림 4. 잉곳과 웨이퍼 (출처 : https://www.svmi.com/silicon-wafers/grade/ingot-featured-image/)
그런데 다결정 실리콘이 어떻게 단결정의 잉곳으로 만들어지냐면 다결정 실리콘은 도가니 안에서 녹아 있기 때문에 원자들의 움직임이 매우 활발하다. 이 때 단결정의 막대기를 표면에 담그고 위로 뽑으면서 서서히 식히면 녹아 있던 실리콘 원자들이 단결정 실리콘 막대기의 원자 배열을 따라 식으면서 단결정의 실리콘 고체가 되기 때문이다.
쵸콜라스키 방법을 설명하면서 잠깐 웨이퍼가 언급이 되었는데 단결정 실리콘이 그럼 어디에 쓰이느냐. 모든 반도체의 시작이 바로 이 단결정 실리콘 웨이퍼이다. 웨이퍼 위에서 반도체의 모든 것들이 만들어지고 구현되는 것이다. 이 웨이퍼가 만들어지는 전체 공정 동영상을 첨부한다.
https://www.sksiltron.com:447/wafer/process_01.jsp?imgnum=13&fpagenum=0
(출처 : SK실트론 홈페이지)
2-2) 비정질 실리콘
비정질 실리콘은 앞서 설명한대로 실리콘 원자가 무질서하게 배열되어 있는 구조이기 때문에 전자가 이동하다 어딘가에 부딪히거나 속박당할 수 있다. 따라서 전자의 이동도가 가장 낮다. 비정질 실리콘은 이동도가 낮다는 단점이 있지만 이것을 상쇄할만한 가장 큰 장점이 있는데 만들기가 쉽고 생산 비용이 셋 중에서 가장 싸다는 점이다. 비정질 실리콘은 LCD나 디스플레이에 들어가는 TFT(thin film transistor, 박막 트랜지스터)소자를 만드는데 쓰인다.
비정질 실리콘을 만드는 방법은 실리콘 웨이퍼 위에 CVD(chemical vapor deposition, 화학적 기상 증착)나 PVD(physical vapor deposition, 물리적 기상 증착)라는 방법을 통해서 얻을 수 있다. 증착 공정 관련된 자세한 내용은 따로 포스팅 하겠다.
2-3) 다결정 실리콘
다음은 다결정 실리콘이다. 내가 왜 다결정 실리콘을 맨 마지막에 소개했냐면 비정질 실리콘에 단순히 높은 에너지를 가해주면 다결정 실리콘을 얻을 수 있기 때문이다. 높은 에너지를 주는 방법은 크게 두 가지로 나뉜다. SPC(solid phase crystallization, 고상 결정화)와 ELA(eximer laser annealing, 엑시머 레이저 열처리) 방법이다.
실리콘 원자가 무작위적으로 배열되어 있는 비정질 실리콘에 어떤 방법으로든 높은 에너지를 가해주게 되면 (반도체 공정에서 어떤 물질에 대해 높은 에너지를 가해주는데 가장 많이 쓰이는 방법은 열을 가해주는 것이다. 여러 에너지 중, 열 에너지는 생성시키기가 가장 쉽고 비용도 적게 들기 때문이다.) 실리콘 원자들이 그 에너지를 받아 원자들이 진동하면서 (원자들의 떨림(진동)에 대한 이론은 고체물리학에서 자세히 다룬다.) 서로 움직일 수 있는 힘을 받고 이러한 실리콘 원자들의 재배열로 서서히 결정화가 이루어지고 위의 TEM 이미지와 같은 다결정 실리콘을 얻을 수 있다.
다결정 실리콘의 이동도는 단결정보다는 낮고 비정질보다는 높다. 다결정 실리콘 안에서 전자가 이동할 때 가장 큰 장애물은 grain boundary이다. 다결정 실리콘 역시 비정질 실리콘과 마찬가지로 LCD나 디스플레이 안에 들어가는 TFT 소자를 만드는데 쓰이지만 비정질 실리콘과 쓰이는 곳에는 차이가 있다. 비정질 실리콘은 값이 싸고 다결정 실리콘을 만들때와 같은 높은 온도의 열처리 공정이 필요 없기 때문에 대면적의 기판위에서 안정적으로 TFT 소자를 만들 수 있다. 하지만 다결정 실리콘의 경우엔 일단 추가 열처리 공정이 들어가기 때문에 비용이 비싸고 대면적의 기판위에서 생성시키기에 많은 제약이 따른다. 따라서 다결정 실리콘이 주로 쓰이는 곳은 스마트폰이나 기타 소형 디스플레이의 TFT 제작에 쓰인다.
전자의 이동도
단결정 실리콘 > 다결정 실리콘 > 비정질 실리콘
제작 비용 (또는 단가, 비용이 높은 순)
단결정 실리콘 > 다결정 실리콘 > 비정질 실리콘
3. 밀러 지수 (Miller index)와 결정 방향
밀러 지수를 배우는 목적은 어떤 원자의 각 결정 방향에 따라 그 물질이 특성이 달라지기 때문이다. 실리콘 웨이퍼에서 가장 많이 볼 수 있는 세 가지 밀러 지수 평면을 그림 5에서 볼 수 있다. 이 평면을 격자 평면 (lattice plane)이라고도 하는데 격자(lattice)는 결정이 규칙적으로 배열되어 있는 것을 뜻한다.
그림 5. 세 가지 격자 평면 (a) (100)평면 (b) (110)평면 (c) (111)평면 (출처 : https://www.texaspowerfulsmart.com/plasma-etching/float-zone-fz-crystal-growth.html)
밀러 지수를 구하는 방법은 그림 5 (a)를 보면 검은색 평면이 x 축만 통과하고 y축과 z축은 어느 점에서든 만나지 않는다. 이 교차점을 x=1 (격자점과 격자점간의 최소 거리는 기본적으로 1로 가정한다.) y = 무한대, z = 무한대로 둘 수 있고, 이것의 역수를 취하면 (1, 1/무한대, 1/무한대)로 나타낼 수 있고 1/무한대 = 0 이기 때문에 (1,0,0)이 된다. 이것을 밀러 지수라고 한다. 처음 교차점에서 역수를 취한 이유는 무한대의 사용을 피하기 위함이다. 내용이 쉽게 이해되지 않는 분들은 교제의 예제 1-2를 참조하시면 좀 더 쉽게 이해할 수 있을것이다.
그림 6. 실리콘 격자의 세 가지 격자 평면을 위에서 본 모습 (a) (100)평면 (b) (110)평면 (c) (111)평면 (출처 : https://www.texaspowerfulsmart.com/plasma-etching/float-zone-fz-crystal-growth.html)
그림 6은 세 가지 결정 방향을 가지는 웨이퍼의 표면을 확대한 모습이라고 생각하면 좀 더 쉽게 이해할 수 있다. 우리가 밀러 지수를 배우는 목적을 앞서 결정 방향에 따른 물질의 특성이 달라지기 때문이라고 하였는데 더 자세히 설명하면
1. 결정 방향에 따라 소자의 이동도가 달라진다.
전자 이동도는 (100) > (111) > (110) 순으로 빠르고
정공의 이동도는 (110) > (111) > (100) 순으로 빠르다.
2. 결정 방향에 따라 증착 물질간의 계면 상태가 바뀔 수 있다.
계면 (interface)이란, 어떤 한 물질과 다른 물질이 만났을 때 (ex. 실리콘 웨이퍼 위에 어떤 물질을 증착했을 때,) 그 닿은 면을 뜻한다. (그림 7 참조). 이 계면 상태는 반도체 소자의 전기적 특성 관점에서 매우 중요한데, 계면 상태가 좋지 않으면 전기적 특성도 나빠질 가능성이 크다. 일반적으로 원자간 거리가 비슷하거나 격자 상수가 비슷한 두 물질간의 계면 상태는 좋다. 그림 6을 보면 (100)과 (110) 웨이퍼의 실리콘 원자간의 거리가 다른 것을 볼 수 있다. ((100)이 (110)보다 실리콘 원자의 밀도가 좀 더 높아 보인다.) 이것을 더 자세히 말하면 (100) 웨이퍼 위에 어떤 물질을 증착했을 때, 이 물질이 (100) 웨이퍼와 격자 상수나 기타 여러가지 조건이 잘 충족된다면 이 물질은 (100)웨이퍼 위에서 계면 상태가 좋을 수 있다. 하지만 반대로 이 물질은 여러 이유에 의해 (110) 면과는 계면상태가 나쁠 수 있다.
정리하자면
어떤 물질은 (100)면과 궁합이 잘 맞아 계면 상태가 좋을 수 있고 어떤 물질은 (110)면과 궁합이 잘 맞아 계면 상태가 좋을 수 있다.
그리고,
계면 상태가 좋다 = 두 물질간 격자 상수나 원자간 거리가 비슷하다. = 최종적으로 만들어지는 소자의 전기적 특성이 좋다.
로 정리할 수 있을 것이다.
그림 7. 단결정 실리콘 위에 SiO2의 TEM 단면 이미지. 이 두 물질간 사이를 계면이라고 한다. (출처 : http://slideplayer.com/slide/2412042/)
마지막으로 (100)면과 (111)면의 웨이퍼를 쪼갰을 때, 쪼개지는 방향성에 대한 동영상이 있어 첨부한다. 1:06초 부터 시청하면 된다. 동영상에서 왼쪽 웨이퍼가 (100)면이고 오른쪽 웨이퍼가 (111)면이다.
4. 다이아몬드 구조
실리콘 원자는 다이아몬드 결정 구조를 갖는다. 아래 그림과 같이 생겼다. 참고만 하고 넘어가자.
그림 8. 실리콘 원자의 다이아몬드 결정 구조. 단결정 실리콘 웨이퍼는 이 결정구조가 상하좌우로 무한대로 배치되어 있다. (출처 : https://www.tf.uni-kiel.de/matwis/amat/iss/kap_4/illustr/i4_2_1.html, https://www.quora.com/How-can-diamonds-be-so-stable-despite-having-a-very-poor-packing-efficiency)
5. 고체의 결함과 불순물
고체의 불순물의 종류에는 크게 공공(vacancy), 침입(interstitial), 치환(substitution), 여기까지를 점결함(point defect)으로 부르고 선결함(line defect)인 선전위(line dislocation)로 나뉜다. 각각의 결함에 대한 정의는 책을 보면 쉽게 이해할 수 있으니 그림으로 대체하고 이러한 반도체 결함들이 반도체 소자에 어떻게 영향을 미치는지 간단히 알아보고 넘어가겠다.
그림 9. 고체에서 볼 수 있는 여러가지 결함의 종류. a가 침입형, b,g가 선전위, d가 공공, h가 치환형 결함이다. (출처 : https://www.tf.uni-kiel.de/matwis/amat/def_en/)
고체 '결함'이라고 하니 일반적으로는 결함이 있으면 안좋은거 아닌가? 라고 생각할 수 있겠지만 꼭 그렇지만은 않다. (물론 일반적으로 결함이 없는 것이 좋다.) 우리가 이 결함들을 배우는 목적은 역시나 이러한 결함들에 의해 반도체 소자의 전기적 특성이 변하기 떄문이다. 다르게 말하면 우리가 이 결함들을 자유자재로 컨트롤 할 수 있다면 전기적 특성 또한 우리가 원하는 대로 컨트롤 할 수 있다는 얘기가 된다.
가령 공공결함 같은 경우는 투명 디스플레이의 TFT 채널층으로 쓰이는 산화물 반도체(대표적으로 IGZO)가 반도체의 역할을 할 수 있게 해주는 것이 바로 이 공공결함 때문이다. 그리고 치환형 결함의 대표적인 예시는 바로 불순물 도핑이다. 이 내용들은 뒷 챕터에서 더 자세히 설명하겠다.
[Copyright © 2scape 2018. All rights reserved]
글을 퍼가실 땐 꼭! 출처를 밝혀주세요 ^^여러분들의 피드백은 큰 힘이 됩니다.